QGPU：量子LDPC码中的并行逻辑运算

来源论文: https://arxiv.org/abs/2603.05398v1 生成时间: Mar 06, 2026 14:06

0. 执行摘要

量子纠错是实现可扩展、可靠量子计算的关键。传统表面码因其优雅的概念和高错误阈值而闻名，但其逻辑操作的并行性受限于物理分区的性质。近年来，量子低密度奇偶校验（qLDPC）码因其卓越的编码效率和渐近性能而受到关注，但其广泛应用受限于容错逻辑操作编译的复杂性，特别是并行执行逻辑操作的难度。这是因为qLDPC码中的逻辑比特通常不对应于物理比特的独立组，导致难以同时执行多个逻辑操作，限制了计算吞吐量并增加了有效开销。

本研究旨在解决qLDPC码中高效、并行逻辑计算的核心挑战。我们引入了一种新型的qLDPC码族——簇式循环（Clustered-cyclic, CC）码，其设计独特，支持直接寻址的逻辑基，从而实现高度并行的逻辑测量层。通过对经典种子码施加约束并利用Künneth公式的张量积结构，CC码的逻辑算子基被精心设计成类似于表面码的“补丁”模型，每个逻辑算子都支持在一个完整的“簇”上。当两个逻辑算子反通勤时，它们的物理支持会完全重叠在一个簇上；而同类型（例如，两个Z型）的逻辑算子则支持在不同的簇上，彼此不重叠。这种结构极大地简化了逻辑操作的调度和并行化。

为了充分利用CC码的结构，我们开发了一种广义的手术技术，称为并行乘积手术。该协议使用数据码补丁的额外副本作为辅助补丁，并结合精心设计的乘积连接结构，在单个手术回合内以小而固定的开销执行多个逻辑Pauli乘积测量（PPM）。对于CC码，这一方法实现了与表面码晶格手术相似的最大并行度：给定k个逻辑比特，最多k/2个不相交的Pauli乘积测量可以在单个回合内并行调度。这项创新通过在代码层面直接嵌入并行逻辑控制，克服了并行性瓶颈，使其更像是量子图形处理单元（QGPU），而非分布式多核CPU架构。

为了验证容错性，我们证明了并行乘积手术在应用于超图乘积码时能保持码距离，并通过数值模拟验证了所有已列出的k=8的CC码实例的码距离。我们还对[[136, 8, 14]]和[[198, 18, 10]]等CC码实例进行了基准测试，结果显示其性能与现有最先进的结构（如[[144, 12, 12]] Gross BB码）具有竞争力，并在空间-时间开销方面显示出显著优势。

最后，我们以[[24, 8, 3]] CC码为例进行了具体演示，通过将一半逻辑比特作为辅助比特，并行乘积手术实现了不相交逻辑比特对上的任意逻辑CNOT门并行执行。结合对称性衍生的操作（如折叠横向门和自同构诱导门），我们展示了这些门能够容错地生成完整的Clifford群。这项工作代表了在开发基于qLDPC码的通用指令集和实用级量子计算机方面的重要一步，为未来大规模容错量子计算提供了新的途径。

1. 核心科学问题，理论基础，技术难点，方法细节

1.1 核心科学问题

可扩展的容错量子计算是量子技术领域的核心目标。尽管量子低密度奇偶校验（qLDPC）码在编码效率和渐近参数方面优于传统的表面码，但其广泛应用面临着一个关键挑战：如何在保持容错性的前提下，高效地编译和并行执行逻辑操作。传统上，qLDPC码的逻辑算子缺乏表面码那种清晰的几何结构，使得逻辑比特不对应于物理比特的独立组，导致逻辑操作之间存在严重的重叠。这限制了单轮内可并行执行的逻辑操作数量，从而影响了计算吞吐量并增加了有效开销。具体而言，核心科学问题可概括为：如何在qLDPC码中，以小而固定的开销，实现逻辑Pauli乘积测量（PPMs）的最大并行化，从而支持高效的容错Clifford群计算？

1.2 理论基础

本研究的理论基础建立在代数和编码理论的多个层面，特别是环、模、链复形以及张量积码的构建。

1.2.1 环、模与二元表示 (Sec. III.A)

• 群代数与环： 本文选择了一个有限阿贝尔群G（阶为ℓ的奇数）上的F2群代数R = F2[G]。这种环允许在F2域上进行线性扩展。具体而言，选择R = F2[x]/(x^p + 1)作为多项式环的商环，其中x的指数是质数p，x表示1+x+…+x^(p-1)的二元表示。
• 模与同态： R模可以看作是向量空间的推广，其标量取自环R而非域。R^m到R^n的模同态用Rmxn矩阵表示。矩阵M的秩定义为最大的r，使得M包含一个非零行列式的r×r子矩阵。如果r=min{m,n}，则称该矩阵为满秩。
• 二元表示与共轭转置： 由于R = F2[G]是F2上的ℓ维向量空间，任何R线性映射都可以通过B(Mi,j) ∈ F2^(ℓ×ℓ)忠实地表示为二元矩阵。R模通过B(R^m) = F2^(ℓm)进行提升。环R还配备了一个正则对合*，它将群元素g映射到g^-1，保证了二元表示与R模共轭转置的一致性，即B(M*) = B(M)^T。

1.2.2 链复形表示与CSS码 (Sec. III.B)

• 链复形： 链复形A = ({Ai}, {di})是一个R模序列Ai和同态di: Ai → Ai-1，满足边界条件di ◦ di+1 = 0。同调群Hi(A)和上同调群Hi(A)分别定义为ker(di)/im(di+1)和ker(di+1)/im(di)。
• CSS码： 量子稳定器码Q被描述为N个物理比特希尔伯特空间的一个2k维逻辑子空间。CSS码是稳定器码的一个重要家族，其生成器可以是纯X型或Z型，分别由校验矩阵Hx ∈ R^(m_x×n)和Hz ∈ R^(m_z×n)描述。稳定器通勤条件HxHz^T = 0等同于链复形的边界条件。逻辑X和Z算子自然地出现在链复形的上同调群Lx = H^1(Q) = ker Hz/im Hx^T 和同调群Lz = H1(Q) = ker Hx/im Hz中。

1.2.3 提升乘积码 (LP码) (Sec. III.C)

• 构造： LP码是一种从经典种子码对（例如A: A1 → A0和B: B1 → B0）构造CSS码的技术。其核心思想是通过张量积A ⊗R B定义一个新的链复形，其模块为(A ⊗R B)m = ⊕_{i+j=m} Ai ⊗R Bj，同态通过Leibniz规则定义。由此构造的量子码Q = LP(Ha, Hb)的校验矩阵为Hx = (Ha ⊗R I | I ⊗R Hb)和Hz = (I ⊗R Hb^T | Hb^T ⊗R I)，其中垂直条表示矩阵的横向拼接。
• Künneth公式： LP码的逻辑算子可以通过Künneth公式进行表征，该公式将两个对象的同调群与其乘积的同调群联系起来。对于LP码，逻辑X和Z算子Lx和Lz分别对应于H^1(A) ⊗R H^0(B) ⊕ H^0(A) ⊗R H^1(B) 和 H1(A) ⊗R H0(B) ⊕ H0(A) ⊗R H1(B)。这意味着逻辑算子可以被分区为两个扇区，分别对应于Ha和Hb的核与像。

1.2.4 簇式循环 (Clustered-cyclic, CC) 量子LDPC码 (Sec. IV)

• 定义 (Def. IV.1)： CC码是LP码的一个子类，其种子码矩阵Ha和Hb是定义在环R = F2[x]/(x^p + 1)上的方阵。这些矩阵的条目要么是二项式，要么是零，非零条目的支持以循环方式排列，且每行或每列的非零二项式数量相同，矩阵是满秩的。
• 簇式逻辑算子基 (Def. IV.2 & Thm. IV.3)： CC码的关键特性是存在簇式逻辑算子基。这意味着：
  1. 每个逻辑算子都支持在一个“簇”的物理比特上，其中N个物理比特可以连续地划分为大小为p的簇。
  2. 对于任意X型逻辑算子，都恰好有一个Z型逻辑算子与其反通勤，反之亦然。这些算子的支持要么完全重叠在一个簇上，要么完全不重叠。同类型的逻辑算子（例如，两个Z型算子）支持在大小相等且不重叠的不同簇上。
• 码参数 (Coro. IV.6)： CC(Ha, Hb)码的参数为[[N = 2p n_a n_b, k = 2 n_a n_b, d ≤ p]]，其中N是物理比特数，k是逻辑比特数，d是码距离。校验权重W = 2(w_a + w_b)是恒定的。

1.3 技术难点

1. 逻辑算子结构的复杂性： 与表面码的直观几何逻辑算子不同，许多qLDPC码的逻辑算子具有复杂且高度重叠的结构，难以系统地设计和调度并行操作。
2. 并行性限制： 现有的qLDPC码逻辑操作协议往往难以实现与表面码计算相当的并行度，这限制了计算吞吐量并增加了有效开销。
3. 容错性保证： 在执行逻辑操作时，必须确保操作是容错的，即它们仅依赖于恒定或低权重的测量，并且不会无意中泄漏额外的逻辑信息，同时保持码距离不降低。
4. 固定开销实现： 在实现并行逻辑PPMs时，希望能够以小而固定的辅助资源开销完成，而不随并行操作数量线性增加。
5. Clifford群的完整生成： 需要一套基本原语来生成完整的Clifford群，以实现通用的容错量子计算。

1.4 方法细节：并行乘积手术 (Sec. V)

为了解决上述技术难点，本研究引入了并行乘积手术，这是一种专门为量子乘积码设计的通用手术技术。该协议基于广义CSS手术框架，并通过以下步骤和设计实现高并行度：

1.4.1 广义CSS手术框架 (Def. V.1)

• 数据码与辅助码： 假设有一个数据码Q（具有非零逻辑维度）和一个辅助码U（逻辑维度可为零或非零）。Z型码手术由一个链复形定义，该复形将Q和U合并，通过连接映射f1和f0连接。合并后的码M的校验矩阵为Hx = (Hx f0)和Hz = (Hz f1*)。
• PPM实现： Z型PPMs通过测量对应于(f1* d*)行（其中一部分f1*行实现了目标联合逻辑算子）的Z型稳定器来实现。测量结果对应于PPMs的值。

1.4.2 乘积连接码 (Def. V.2) 与平行乘积手术 (Lemma V.3)

• 辅助补丁： 在并行乘积手术中，辅助码补丁Qaux被指定为数据码补丁Q的副本。这简化了硬件设计，因为辅助系统与数据系统具有相同的结构。
• 乘积连接码P： 连接映射f0和f1*被指定为另一个相同大小的乘积连接码P的校验矩阵Hx’和Hz’。这意味着合并后的码的校验矩阵变为Hx = (Hx Hx’)和Hz = (Hz Hz’)。通过选择H’x和H’z，我们可以实现不同的逻辑操作。
• 通勤性证明： 证明合并复形的CSS条件HxHz* = 0得到满足，关键在于乘积码的张量积结构保证了相关矩阵的通勤性，即(Ha ⊗R I)(I ⊗R Hb) + (I ⊗R Hb)(Ha ⊗R I) = Ha ⊗R Hb + Ha ⊗R Hb = 0。

1.4.3 并行乘积手术程序 (Sec. V.B)

该程序专注于实现Z型PPMs，并通过显式跟踪稳定器演化来确保容错性：

1. 初始化： 准备一个N个物理比特的辅助补丁Qaux = Q，并将其初始化为|+)⊗N状态，即由单比特X算子稳定。这确保了在第一次综合征测量之前，辅助比特上只积累Z型错误。此时，联合系统由H_X = (H_X 0)和H_Z = (H_Z 0)稳定。
2. 测量新的Z稳定器： 测量合并码中新的Z型稳定器，这些稳定器对应于(Hz Hz)的行。目标PPMs的值通过测量(Hz Hz)行对应的Z型稳定器乘积的测量结果推断出来。
3. 测量新的X稳定器： 测量(Hx Hx)的行。此步骤的目的是更新X型稳定器，以反映Z型测量可能引起的框架变化。
4. 测量合并码M的稳定器d轮： 为了确保容错性，对合并码M的稳定器进行d轮测量，其中d是数据码补丁Q的距离。这有助于抑制错误传播。
5. 分离： 通过在X基中测量辅助比特，将合并码分离回数据码补丁和辅助码补丁。根据测量结果，对数据码补丁应用Pauli校正。

1.4.4 CC码的最大并行手术 (Sec. V.C)

• 并行化原理： 对于CC码，并行乘积手术的关键在于能够通过乘积连接码P的Z校验矩阵Hz’的秩来控制合并操作的数量M。M = rank(Hz’)。
• 最大并行度 (Thm. V.9)： 对于编码k = 2nanb个逻辑比特的CC码，最大Z型合并数M_max = k/2 = nanb。当选择的乘积连接码的Hz’满秩时（例如，选择H’a = Ina和H’b = Inb），即可实现这一上限。这种情况下，每次手术将左扇区中的第i个Z型逻辑算子与右扇区中的第i个Z型逻辑算子合并。

1.4.5 混合小工具策略 (Sec. V.D)

为了处理不完全兼容并行乘积手术的PPM配置，研究引入了混合小工具（hybrid gadget）策略。当请求的PPM集合包含可由并行乘积手术实现兼容子配置时，首先使用并行乘积手术实现该子集，以利用其固定开销和固有并行性。剩余的PPMs则使用标准逻辑测量程序完成。这种策略保留了通用性，同时系统地利用了并行手术的低开销结构。

1.5 Clifford群的容错实现 (Sec. VII)

本研究以[[24, 8, 3]] CC码为例，具体演示了如何结合并行乘积手术、折叠横向门和自同构诱导门，实现完整的Clifford群操作。具体而言：

• 逻辑比特分区： 8个逻辑比特被分为4个数据逻辑比特（2, 4, 6, 8）和4个辅助逻辑比特（1, 3, 5, 7）。辅助逻辑比特在Pauli本征态中反复初始化，用于介导纠缠操作，然后测量并丢弃。

• 关键原语：

  1. 并行乘积手术： 实现高度并行、固定空间开销的逻辑PPMs，作为并行逻辑测量、状态初始化和CNOT构造的基础。
  2. 自同构诱导逻辑SWAP门： 实现容错的逻辑比特置换 (Appendix J.3)。
  3. 最大并行逻辑CNOT门： 在并行手术框架内，结合逻辑SWAP门，在固定空间开销下实现任意数据逻辑比特对之间的CNOT门并行执行 (Appendix K)。
  4. 横向SiS操作： 通过编译折叠横向CZ-S小工具和并行状态初始化、逻辑SWAP门获得。
  5. 全局Hadamard H⊗8： 通过编译折叠横向H-SWAP小工具和自同构诱导逻辑SWAP门获得。

• Clifford群生成 (Thm. VII.1)： 对于m≥3个比特，由单比特Pauli算子Xi, Zi，任意CNOTi→j，配对相门SiSj，以及全局Hadamard H⊗m构成了一个完整的Clifford群生成集。通过这些原语的组合，[[24, 8, 3]] CC码能够容错地实现四比特数据逻辑比特上的完整Clifford群操作。

通过上述理论基础和方法细节，本研究为qLDPC码在实际量子计算中的应用提供了强大的框架，解决了其在并行操作和容错性方面的关键挑战。

2. 关键 benchmark 体系，计算所得数据，性能数据

本研究通过对簇式循环（CC）码及其并行乘积手术协议的广泛基准测试和数值模拟，提供了其性能的详细数据，并与现有最先进的量子纠错码进行了比较。

2.1 CC码实例与参数

表I：CC码参数与现有码族的比较

表I列出了通过数值搜索发现的具有校验权重W=8的CC码实例，并与具有相似物理比特数的双循环双变量（BB）码和量子径向（QRC）码进行了比较。这些实例展示了CC码在保持良好码距离的同时实现较高编码率的能力。

这些CC码实例，特别是[[136, 8, 14]]和[[198, 18, 10]]，被选作主要基准体系，用于评估性能和开销。[[24, 8, 3]]码则被用作一个具体的玩具模型，以演示完整的Clifford群操作。

2.2 码距离与容错性验证

附录F，表IV与表V：码距离估计的置信度统计

码距离的准确性对于容错性至关重要。本研究使用QDistRand软件包对所有CC码实例及其并行乘积手术后的合并码进行了详尽的码距离估计。表IV提供了CC码的X型和Z型逻辑算子的最低权重码字的多重性ñ及其对应的失败概率P_fail < e^(-ñ)。P_fail衡量了QDistRand返回的距离超过真实码距离的概率。

表V则针对k=8的CC数据码，报告了256种可能的合并码中最低权重码字多重性ñ的最小值以及相应的最坏情况失败概率。所有测试案例均通过数值验证，结果表明合并后的码距离未降低，这对于容错手术至关重要。

这些数值结果提供了强有力的证据，表明并行乘积手术在保持码距离方面是容错的，这对于其作为量子纠错协议的可靠性至关重要。

2.3 逻辑错误率与性能比较

图3与附录G：电路级内存模拟

图3展示了CC码在电路级去极化噪声下的逻辑错误率（LFR）性能。LFR被定义为每个综合征提取周期内的逻辑失败率，并将其转换为每个逻辑比特的有效错误率ε_{1,1}，以便进行公平比较。

• 图3(a)和3(b)： 分别展示了k=8和k=18的CC码家族的LFR曲线。这些曲线显示了LFR随物理错误率ε的变化而降低，表明CC码具有良好的纠错能力和潜在的错误阈值。
• 图3(c)： 比较了[[136, 8, 14]]和[[198, 18, 10]] CC码与[[144, 12, 12]] Gross BB码的LFR性能。结果表明，CC码的性能与当前最先进的BB码具有竞争力，在某些物理错误率下甚至表现出更低的逻辑错误率。例如，[[136, 8, 14]] CC码的LFR/逻辑比特在较高物理错误率下表现出优异性能。

这些模拟结果证明了CC码作为量子存储器的鲁棒性，以及其与现有高性能码的竞争力。

2.4 空间-时间开销对比

表II与表III：手术开销比较

表II对比了并行乘积手术与其他逻辑PPMs协议的空间-时间开销，包括基于测量的小工具（如Gauging和Extractor）。

• 时间开销优势： 本研究的协议实现了k/2的并行度，这使得有效时间开销降低了k/2。对于CC码实例，由于N≈kd，每个逻辑合并的有效空间-时间开销约为4d²。
• 表III： 提供了[[136, 8, 14]] CC码与[[144, 12, 12]] Gross BB码的实际空间-时间开销对比。

尽管BB码的物理辅助比特数量较少（103对272），但其较高的时间开销（12对3.5）导致总空间-时间开销显著高于CC码。这突显了并行乘积手术在降低总计算开销方面的优势。

图2：辅助空间开销分布

图2进一步详细比较了[[136, 8, 14]] CC码在Z基下，测量不同逻辑操作组合时，基于Gauging的逻辑测量（宽蓝色小提琴图）和并行手术增强的Gauging（窄橙色小提琴图）的辅助空间开销分布。该图显示了两种策略的平均值和中位数。

• 平均开销减少： 对于可增强配置（即包含兼容并行手术子集的配置），通过并行手术增强Gauging测量，平均可减少约150个物理辅助比特的开销。这包括单逻辑算子、双逻辑算子对和混合操作的测量。
• 最大增强 (Example V.13)： 对于[[136, 8, 14]] CC码，在并行测量四对联合逻辑算子（(1,7), (2,8), (3,5), (4,6)）时，Gauging测量所需的总空间开销为758个辅助比特，而并行手术可将其降低到固定的272个，节省了486个物理比特。这展示了并行乘积手术在特定配置下显著减少辅助资源的能力。

2.5 Clifford群操作的演示

Sec. VII与附录K：[[24, 8, 3]]码上的Clifford群

本研究以[[24, 8, 3]] CC码为例，具体演示了如何利用并行乘积手术、折叠横向门和自同构诱导门生成完整的Clifford群。通过将8个逻辑比特中的4个作为辅助比特，可以在剩余的4个数据逻辑比特上并行执行任意逻辑CNOT门。附录K中的图5,6,7,8展示了不同的并行CNOT门配置，例如CNOT6→2与CNOT8→4并行，以及CNOT2→8与CNOT4→6并行。

这些详细的基准测试和性能数据有力地支持了本研究提出的CC码和并行乘积手术协议在实现高效、容错量子计算方面的潜力。通过优化逻辑操作的并行性和降低空间-时间开销，这项工作为构建实用的qLDPC码量子计算机奠定了坚实基础。

3. 代码实现细节，复现指南，所用的软件包及开源 repo link

本研究详细描述了簇式循环（CC）码的构造、并行乘积手术协议的代数细节以及性能评估所使用的模拟方法。虽然论文本身没有提供直接的开源代码库链接，但其清晰的数学定义和算法描述为研究人员复现和进一步开发提供了坚实的基础。

3.1 CC码的构造与逻辑基

3.1.1 环与种子矩阵

CC码是提升乘积（LP）码的子类，定义在环R = F2[x]/(x^p + 1)上，其中p是一个素数。码的特性由两个经典种子矩阵Ha和Hb决定。这些矩阵的条目是二项式或零，并以循环方式排列，且每行/列的非零二项式数量相同，矩阵为满秩。论文在附录H（表VI和表VII） 中提供了具体的Ha和Hb种子矩阵实例，用于k=8和k=18的CC码家族。

• 复现步骤：
  1. 选择环R的参数p（例如，p=3, 5, 7, 10, 11, 13, 17）。
  2. 根据论文附录H中提供的例子，选择或设计满足特定结构约束（循环排列的二项式或零条目、行/列权重均匀、满秩）的Ha和Hb种子矩阵。
  3. 依据定义IV.1，利用Ha和Hb构造CC码的校验矩阵Hx = (Ha ⊗R In_b | In_a ⊗R Hb)和Hz = (In_a ⊗R Hb^T | Hb^T ⊗R In_a)。
  4. 通过将环元素转换为二元表示（B(·)），获得实际的二元CSS校验矩阵B(Hx)和B(Hz)。

3.1.2 簇式逻辑算子基

定理IV.3 证明了CC码具有簇式逻辑算子基，其特性在定义IV.2中详细描述。逻辑算子的二元表示B(Lx)和B(Lz)被构造为支持在不重叠簇上的算子。例如，对于[[24, 8, 3]] CC码，逻辑算子的二元表示是简单的对角块矩阵，每个对角块对应一个大小为p的簇。

• 复现步骤：
  1. 依据定理IV.3和推论A.2，计算Ha和Hb的核（ker）与像（im），以及相应的二元表示。
  2. 利用Künneth公式和方程(8)，推导出逻辑X和Z算子的基L，并将其转换为二元表示B(L)。
  3. 验证B(L)是否满足簇式逻辑算子基的两个条件：每个算子支持在一个簇上，且反通勤的算子重叠在一个簇上，同类型的算子支持在不同的簇上。

3.2 并行乘积手术协议

并行乘积手术的核心在于精心设计的乘积连接码P，它决定了逻辑Pauli乘积测量（PPMs）的配置。

3.2.1 协议定义与步骤

定义V.1 描述了广义CSS手术框架，而定义V.2引入了乘积连接码P。引理V.3证明了将数据码Q与辅助码Qaux（Q的副本）通过乘积连接码P合并，可以构建一个有效的容错手术。

• 复现步骤：
  1. 选择数据码Q： 从已构造的CC码实例中选择一个作为数据码Q。
  2. 准备辅助码Qaux： Qaux是Q的精确副本。在物理上，Qaux需要初始化为|+)⊗N状态（即稳定器是单比特X算子）。
  3. 设计乘积连接码P： 这是最关键的一步。P由其校验矩阵Hx’和Hz’定义，这些矩阵的条目通常为0或1。根据目标执行的逻辑PPMs类型（例如，Z型或X型合并），需要设计对应的Hx’或Hz’矩阵。附录I给出了具体示例，例如，对于[[24, 8, 3]]码，合并Z型逻辑算子时选择H’a = In_a 和 H’b = In_b 可以实现最大并行度。
  4. 构建合并码： 根据方程(12)，合并Q和Qaux，形成新的校验矩阵Hx = (Hx Hx’)和Hz = (Hz Hz’)。
  5. 执行测量与校正： 依据Sec. V.B中描述的5个步骤执行手术：初始化、测量新的Z稳定器、测量新的X稳定器、测量合并码M的稳定器d轮以确保容错性、分离并应用Pauli校正。

3.2.2 最大并行性与Clifford门

定理V.9 指出，当乘积连接码的Hz’（或Hx’）满秩时，可以实现k/2的最大并行Z型（或X型）合并。对于CC码的Clifford门实现，Sec. VII和附录K详细描述了如何结合并行乘积手术、折叠横向门和自同构诱导逻辑SWAP门来生成完整的Clifford群。附录K中的图表清晰地展示了[[24, 8, 3]]码上并行CNOT门和SiSj门的操作序列和相应的校验矩阵。

• 复现步骤：
  1. Clifford门组合： 根据定理VII.1，选择Pauli算子Xi, Zi，CNOTi→j，配对相门SiSj和全局Hadamard H⊗m作为Clifford群的生成元。
  2. 具体门构造：
     • 并行CNOT： 参照附录K中的示例，通过并行乘积手术和辅助逻辑比特的初始化来实现。这需要设计相应的Px^(ini)，Pz^(1)，Px^(2)，Pz^(fin)连接码矩阵。图5,6,7,8展示了不同并行CNOT门的执行流程和相关校验矩阵。
     • SiSj门： 参照附录L，通过将辅助逻辑比特初始化为|0〉态，并利用CZ-S折叠横向门和自同构SWAP门来构造。
     • Hadamard门： 参照附录J.2，通过H-SWAP折叠横向门和自同构SWAP门来构造。

3.3 性能评估与模拟工具

本研究的性能数据主要来自电路级模拟和码距离估算。

3.3.1 电路级内存模拟 (附录G)

• 框架： 模拟使用基于QUITS [79] 的框架进行重复综合征模拟。QUITS是一个用于量子计算的开源模拟器，可以用来评估码的性能。

• 调度： CNOT门调度采用贪婪的边着色算法，以最小化电路深度（即时间步数）。

• 编译与采样： Stim [80] 被用于编译综合征提取电路并从中采样。Stim是一个开源的量子纠错模拟器和编译器，由Google开发。

• 解码： 解码器采用BP+OSD [81] （Belief Propagation + Ordered Statistic Decoding），在从检测器错误模型（DEM）导出的完整空间-时间校验矩阵上运行。BP+OSD是一种强大的解码算法，能够处理复杂的错误模式。

• 超参数： 详细的解码超参数（例如BP更新规则、最小和缩放因子、BP迭代次数、OSD方法和OSD阶数）在附录G中列出，这对于复现结果至关重要。

• 复现步骤：

  1. 安装所需软件： QUITS (如果可用，或使用其他模拟器)、Stim、以及BP+OSD解码库。
  2. 生成电路： 对于给定的CC码，构建其综合征提取电路。根据附录G中的描述，将CNOT门分成四组，并使用贪婪边着色算法进行调度。
  3. 模拟错误： 使用Stim在物理错误率ε下生成错误数据。
  4. 解码： 将生成的错误数据输入BP+OSD解码器，计算逻辑失败率LFR。
  5. 数据分析： 根据附录G中的公式，将LFR转换为每逻辑比特的有效错误率ε_{1,1}，并绘制曲线进行比较。

3.3.2 码距离估算

• 工具： 码距离估算主要依赖于QDistRand [63] 软件包。QDistRand是一个用于随机搜索量子码码字的开源工具。

• 复现步骤：

  1. 安装QDistRand： 获取并安装QDistRand软件包。
  2. 输入码矩阵： 将CC码和合并码的二元校验矩阵B(Hx)和B(Hz)输入QDistRand。
  3. 运行估算： 针对每个码运行QDistRand，进行足够数量的随机搜索试验（例如，10^5次），以获得最低权重码字的多重性ñ和失败概率P_fail。<e^{-ñ}。
  4. 验证： 验证合并码距离是否未降低，并与原始数据码的距离进行比较。

3.4 开源代码库链接

重要提示： 尽管本研究描述了使用现有开源工具进行模拟和分析，但论文本身并未提供专门的源代码库链接来发布CC码的构造、并行乘积手术的具体实现或完整的Clifford群编译工具。这意味着要复现这些结果，研究人员需要根据论文中的数学描述和算法步骤自行实现代码，并利用所提及的开源工具。

相关开源项目（供参考）：

• Stim: Google开发的量子纠错模拟器和编译器，用于模拟量子电路和生成综合征数据。(https://github.com/quantumlib/stim)
• QDistRand: 一个用于量子码距离随机搜索的Python软件包。(https://github.com/phrb/QDistRand)
• NetworkX: Python中的图论库，可用于实现贪婪边着色算法进行调度。(https://networkx.org/)

虽然缺乏直接的代码库，但论文的详细描述和对现有开源工具的引用，为有经验的研究人员进行独立复现和进一步研究奠定了基础。未来，研究人员可以考虑将这些协议的实现作为开源项目发布，以促进更广泛的协作和发展。

4. 关键引用文献，以及你对这项工作局限性的评论

4.1 关键引用文献

本研究在量子纠错领域内构建，并引用了大量相关工作，涵盖了从理论基础到实验应用的各个方面。以下列出并简要分析其中一些关键引用文献：

量子纠错与表面码基础：

• [1] A. Y. Kitaev, Annals of Physics 303, 2 (2003): Kitaev的拓扑量子计算，为量子信息提供了物理保护，是表面码等拓扑码的理论基础。
• [4] E. T. Campbell, B. M. Terhal, and C. Vuillot, Nature 549, 172 (2017): 对表面码及其变体进行了综合回顾，强调了它们在容错量子计算中的重要性。
• [9] E. Dennis, A. Kitaev, A. Landahl, and J. Preskill, J. Math. Phys. 43, 4452 (2002): 详细介绍了表面码的几何和代数结构，以及其错误阈值。
• [20] C. Horsman et al., New J. Phys. 14, 123011 (2012): 关于晶格手术的开创性工作，为本研究中的并行乘积手术提供了基础操作框架。

qLDPC码与高编码率：

• [10] J.-P. Tillich and G. Zemor, IEEE Trans. Inf. Th. 60, 1193 (2014): 引入了基于图的qLDPC码，展示了其优越的渐近性能。
• [13] A. Leverrier and G. Zémor, in 2022 IEEE 63rd Annual Sym-posium on Foundations of Computer Science (FOCS) (IEEE, 2022) pp. 872-883: 进一步发展了qLDPC码的理论，证明了存在具有线性距离和线性编码率的“好”码。
• [14] P. Panteleev and G. Kalachev, IEEE Trans. Inf. Theor. 68, 213-229 (2022): 提出并分析了具有线性编码率和距离的qLDPC码，是本研究中CC码设计的直接背景。
• [17] Q. Xu et al., Nature Phys. 20, 1084 (2024): 关于利用可重构原子阵列实现qLDPC码综合征提取的实验进展，这为本研究中CC码的硬件兼容性提供了参考。

逻辑操作与并行化：

• [26] D. Gottesman, PhD thesis, California Institute of Technology (1997): 稳定器码和量子纠错的经典论文，奠定了Pauli乘积测量（PPM）框架的基础。
• [28] D. J. Williamson and T. J. Yoder, (2024), arXiv:2410.02213: 关于基于Gauging的逻辑测量方法，本研究将其作为混合小工具策略的一部分进行比较和增强。
• [29] B. Ide et al., Phys. Rev. X 15, 021088 (2025): 广义CSS手术框架，为本研究的并行乘积手术提供了理论基础。
• [30] Q. Xu et al., Phys. Rev. X 15, 021065 (2025): 关于超图乘积码中逻辑运算的并行协议，与本研究的方法形成对比和补充。
• [32] A. O. Quintavalle et al., Quantum 7, 1153 (2023): 关于超图乘积码的规范逻辑算子基，为本研究CC码的簇式逻辑算子基提供了灵感。
• [55] G. Zheng, L. Jiang, and Q. Xu, (2025), arXiv:2510.08523: 相关的随机并行手术技术，与本研究的显式构造形成对比。

模拟与验证工具：

• [63] L. P. Pryadko et al., J. Open Source Soft. 7, 4120 (2022): QDistRand软件包，用于量子码距离的数值估计。
• [79] M. Kang et al., Quantum 9, 1931 (2025): QUITS框架，用于电路级内存模拟。
• [80] C. Gidney, Quantum 5, 497 (2021): Stim量子纠错模拟器和编译器。
• [81] J. Roffe et al., Phys. Rev. Res. 2, 043423 (2020): BP+OSD解码算法，用于模拟数据解码。

4.2 对这项工作局限性的评论

尽管本研究在qLDPC码的并行逻辑运算方面取得了显著进展，但仍存在一些局限性，值得在未来的工作中加以解决：

1. 结构性约束与编译复杂性：

   • 合并条件： 并行乘积手术的并行性并非普遍适用于所有逻辑操作对。如同推论V.11所指出，同类型的逻辑算子只有在不同扇区或在环级Tanner图的同一行/列中对齐时才能合并。这意味着并非所有Pauli乘积测量都能以最大并行度执行，需要复杂的调度策略或逻辑排列（通过自同构门）。这种约束增加了编译逻辑电路的复杂性，需要更精巧的算法来将任意所需的PPM层映射到兼容模式。
   • 混合小工具的覆盖范围： 混合小工具策略用于处理不完全兼容并行手术的PPM配置，但它本质上是一种“部分覆盖”策略。并非所有PPM配置都能通过并行手术得到“增强”，其带来的开销节省取决于特定配置的兼容性。

2. 时间开销问题：

   • 固定轮次测量： 本文的并行手术协议在每轮手术中需要进行d轮稳定器测量以确保容错性（Sec. V.B.4）。尽管空间开销固定，但d轮测量会增加总时间开销，尤其是在d较大的情况下。最近的研究（例如**[54, 75, 76]**）探索了恒定时间开销的手术技术，但通常以增加空间开销为代价。如何将恒定时间开销手术的优势与本研究的并行化和固定空间开销相结合，是一个重要的未决问题。

3. 码距离估算的局限性：

   • 数值估算： 论文依赖于QDistRand [63] 软件进行码距离的数值估算，并提供了置信度统计。对于小型码来说，这种方法是可行的，但对于更大规模的qLDPC码，精确计算或验证码距离变得非常困难，需要依赖启发式方法或上界估计。这可能会影响对更大规模CC码容错性的严格保证。

4. 码家族的特异性：

   • 仅限于CC码： 簇式循环码是提升乘积码的一个特定子类。尽管研究证明了该方法对超图乘积码也有效，但其对更广泛的qLDPC码家族（如一般乘积码或BMS码）的通用性仍需进一步研究和验证。不同qLDPC码家族可能具有不同的逻辑算子结构和约束，这可能需要定制化的手术协议。

5. 缺乏公共代码和数据：

   • 复现挑战： 论文详细描述了方法和结果，但没有直接提供实现CC码构造、并行乘积手术协议或模拟的开源代码库链接。这使得外部研究人员直接复现和验证结果变得更加困难。尽管引用了Stim、QDistRand等开源工具，但将所有组件集成并重现完整结果需要大量的编程工作。

6. 抽象的代数描述：

   • 可访问性： 论文中的代数描述（例如，环、模、链复形）虽然严谨精确，但对于不熟悉抽象代数或同调代数的量子计算研究人员来说，可能较难理解和应用。如果能提供更直观或更具物理洞察力的映射工具，将有助于扩大研究的受众。

7. 实际实现挑战：

   • 物理实现细节： 尽管Sec. VIII讨论了CC码与可重构硬件平台（如中性原子阵列、囚禁离子）的兼容性，但从理论方案到实际物理系统的完全容错实现，仍然存在巨大的工程挑战。例如，如何精确控制多个辅助比特的初始化、测量以及跨数据和辅助补丁的稀疏连接，都需要高精度物理操作。

总的来说，本研究为qLDPC码的高效并行逻辑运算奠定了重要基础，但未来的工作仍需在理论泛化、工程实现和工具支持方面进一步推进，以克服这些局限性并充分发挥qLDPC码的潜力。

5. 其他你认为必要的补充

5.1 量子GPU的愿景：实现内部并行性

本研究的核心创新之一在于其对“量子GPU”概念的实现。传统的表面码计算模式，其逻辑比特通常分布在不同的物理补丁上，每个补丁独立执行操作，因此并行性在概念上类似于多核CPU架构，即分布式并行处理。然而，本研究提出的簇式循环（CC）码及其并行乘积手术协议，旨在实现单编码块内的固有逻辑并行性，这与GPU的工作方式更为相似。

在CC码中，逻辑算子基被设计为簇式结构，使得每个逻辑算子都支持在一个完整的物理比特簇上，而同类型的逻辑算子则支持在不同的簇上。这种结构允许：

• 直接寻址： 每个逻辑比特都可以通过其关联的物理簇直接寻址。
• 最大并行PPMs： 并行乘积手术能够利用这种结构，在单个手术回合内以固定开销执行高达k/2个不相交的Pauli乘积测量。这意味着在不增加额外辅助资源的情况下，大量的逻辑操作可以同时进行。

这种内部并行性是“量子GPU”愿景的关键组成部分。它通过在代码层面原生支持并行逻辑控制，而非依赖于跨多个独立补丁的协调，从而提高了计算吞吐量。这为开发一套统一的指令集奠定了基础，未来有望支持通用、实用规模的qLDPC量子计算机。

5.2 硬件兼容性与操作模式

本研究提出的CC码和并行乘积手术协议在设计时考虑了与当前量子硬件架构的兼容性，特别是那些支持动态、稀疏重构交互图的平台。

• 适用的硬件平台 (Sec. VIII)：

  • 光学镊子中性原子阵列 [24, 66, 67]： 这些平台能够通过重新排列原子来动态配置连接性，以适应不同的综合征提取或逻辑操作需求。
  • 穿梭式囚禁离子架构 [68-72]： 通过离子穿梭技术，可以将所需比特移动到处理区域，从而实现动态的稀疏图连接。
  • 带可调谐耦合器的超导处理器 [16, 73]： 可调谐耦合器和总线介导的交互允许按需激活和停用特定边缘，实现所需的连接模式。

• 操作模式： 本文的构造模式与这些平台的特性高度契合：

  1. 稳态纠错： 在大多数时间，每个补丁执行标准的LDPC综合征提取，通常在有界度图中进行。
  2. 算法层需求： 在需要执行并行手术时，会暂时实例化一组结构化的、稀疏的补丁间连接。

这种“大部分静态，短暂重构”的操作模式，正是动态可重构阵列预期提供最大架构优势的场景。它提供了一条具体的途径，以实现固定辅助开销下的高度并行逻辑PPM层。此外，辅助子系统是数据补丁的精确副本，这意味着硬件角色可以互换，简化了资源管理，并允许辅助补丁在回合之间灵活回收，而无需更改底层码族。

5.3 故障容忍的严格性与数值验证

容错性是量子纠错的核心，本研究对并行乘积手术的容错性进行了严格的理论和数值验证。

• 码距离保持 (Sec. VI)： 论文严格证明了并行乘积手术在应用于超图乘积（HGP）码时能保持码距离。这一结果的重要性在于，它表明即使在合并操作后，码保护能力也没有下降。通过数值模拟，论文进一步验证了所有已列出的k=8的CC码实例的合并码距离均未降低（附录F，表V）。这种数值验证与理论证明相结合，增强了对协议容错性的信心。
• LDPC特性保持： 协议设计确保了所有连接同态都是LDPC的，从而保证了有界度电路连接和有限的错误传播。数据码Q和乘积连接码P都被设计为LDPC码，进一步强化了容错性。

5.4 理论泛化与未来方向

本研究不仅提出了具体的解决方案，还为未来的研究指明了方向，具有重要的理论泛化潜力。

• 其他高编码率qLDPC码的逻辑算子基 (Sec. IX)： 除了簇式逻辑算子基，HGP码 [32]、QRC码 [62] 和BB码 [33] 等其他高编码率qLDPC码也具有有用的逻辑基结构。未来的研究可以探索这些结构，并开发专门的计算小工具，以充分利用各自的优势。这可能涉及在强有限尺寸参数、清晰的逻辑可寻址性和大型自同构群之间进行权衡。
• 通用并行乘积手术的容错性： 鉴于已证明该手术对HGP码是距离保持的，并且数值证据支持其对CC码也有效，作者推测并行乘积手术可能对更广泛的量子乘积码类也具有距离保持性。如果这一猜想成立，将指向量子手术小工具，其容错性并非由辅助系统的扩展特性保证，而是源于合并码的整体对称性，这类似于表面码晶格手术中距离保持与合并补丁的全局几何结构的关系。
• 低空间开销下的快速并行手术： 尽管本研究在空间开销方面取得了固定开销的优势，但手术仍需d轮稳定器测量。结合**[54, 75, 76]** 中提出的恒定时间开销手术技术，未来的研究可以探索如何在保持有利空间开销的同时，进一步减少并行乘积手术的时间开销。
• Clifford群的其他生成集： 定理VII.1 中使用的Clifford群生成集特别适合于那些支持大量折叠横向逻辑操作的码。未来的工作可以识别其他与码对称性更兼容的生成集，例如那些可以通过自同构、折叠横向小工具或其他结构化对称操作直接实现的纠缠和相操作。

通过对这些未来方向的探索，本研究有望在可扩展量子纠错的实验实现方面取得进一步的重大进展，最终推动实用级量子计算机的发展。

5.5 总结贡献

本研究为qLDPC码的高效容错量子计算做出了多项核心贡献：

1. 引入簇式循环（CC）码： 提出了一种新型的qLDPC码族，其具有独特的簇式逻辑算子基，能够实现直接寻址和高效的并行逻辑操作。
2. 开发并行乘积手术协议： 提出了一种通用的手术技术，能够在单轮内以固定开销实现多达k/2个逻辑Pauli乘积测量，极大地提高了并行性。
3. 验证容错性与性能： 理论证明了协议的码距离保持特性，并通过数值模拟验证了CC码在逻辑错误率和空间-时间开销方面与现有最先进码相比具有竞争力，甚至更优。
4. 演示完整的Clifford群： 以[[24, 8, 3]] CC码为例，详细展示了如何结合并行手术、折叠横向门和自同构诱导门生成完整的Clifford群，提供了从理论到实际操作的完整范例。
5. 推动量子GPU概念： 通过在代码层面嵌入并行逻辑控制，本研究为构建具有内部并行能力的“量子GPU”奠定了基础，预示着量子计算架构的新范式。

这些贡献共同解决了qLDPC码在实际应用中的关键瓶颈，为实现通用、实用规模的容错量子计算机铺平了道路。